【verilog】排序算法硬件實現（奇偶排序）

奇偶排序算法和求最大最小值 基本知識網上有不少講解，便再也不贅述 因爲verilog不支持輸入端口爲二維數組，本例直接把數據以隨機數的形式放進寄存器RAM中，方便再裏面做比較。且儘可能使用組合邏輯。web 代碼：https://download.csdn.net/download/weixin_42183170/12082900算法 仿真波形（看波形時從sort_inst中添加RAM1,RAM2進

>>阅读原文<<