UVM寄存器篇之七：寄存器模型的常規方法（下）

本文轉自：http://www.eetop.cn/blog/html/28/1561828-6266224.html mem與reg的聯繫和差別 UVM寄存器模型也可以用來對存儲建模。uvm_mem類可以用來模擬RW（讀寫）、RO（只讀）和WO（只寫）類型的存儲，並且可以配置其模型的數據寬度和地址範圍。而uvm_mem不同於uvm_reg的地方在於，考慮到物理存儲一旦映射到uvm_mem會帶來更大

>>阅读原文<<