ALLEGRO佈線--DDR注意事項
DDR3的線基本按下面的分類： DQS的查分線和CLK的線需要特別注意，他們的等差要求比較嚴格佈線的時候要考慮。 除了佈線過程中要嚴格遵守3W規則，其他需要注意的還有： VREF我直接在內電層走了，因爲走線規劃的不是很好，空間沒有利用好。
相關文章
- 1. PCB佈線注意事項
- 2. PCB Layout 注意事項——佈線
- 3. DDR3佈局注意事項
- 4. Android佈局注意事項
- 5. Flutter 佈局注意事項
- 6. ScrollView佈局注意事項
- 7. PCB走線注意事項
- 8. Geserver SLD 線標註注意事項
- 9. DDR學習2 IP核配置注意事項
- 10. 注意事項
- 更多相關文章...
- • XML 注意事項 - XML 教程
- • C# 多線程 - C#教程
- • 再有人問你分佈式事務，把這篇扔給他
- • 常用的分佈式事務解決方案
相關標籤/搜索
每日一句
-
每一个你不满意的现在，都有一个你没有努力的曾经。
歡迎關注本站公眾號,獲取更多信息
相關文章
- 1. PCB佈線注意事項
- 2. PCB Layout 注意事項——佈線
- 3. DDR3佈局注意事項
- 4. Android佈局注意事項
- 5. Flutter 佈局注意事項
- 6. ScrollView佈局注意事項
- 7. PCB走線注意事項
- 8. Geserver SLD 線標註注意事項
- 9. DDR學習2 IP核配置注意事項
- 10. 注意事項