Vivado使用技巧（22）：綜合策略與設置的選擇

綜合（Synthesis）是指將RTL設計轉換爲門級描述。Vivado開發套件中的綜合工具是一款時序驅動型、專爲內存使用率和性能優化的綜合工具，支持System Verilog 2012、Verilog 2005、VHDL 2008、混合語言中的可綜合子集，以及XDC設計約束文件（基於工業標準的SDC文件），此外還支持RTL屬性來控制綜合細節。 綜合設置選項 在Flow Navigator中點擊S

>>阅读原文<<