FPGA實踐教程（三）系統搭建與燒錄

本文檔系列是我在實踐將神經網絡實現到Xilinx 的zynq的FPGA上遇到的問題和解決方法。 背景：我們用vivado HLS對相關軟件生成了相應的IP core，現在我們需要將IPcore集成爲系統模式，集成爲系統才能燒錄到FPGA上。 目的：用vivado軟件搭建相應的系統，生成比特流並燒錄入FPGA 可以參考文檔UG871中Chapter9.10.11中的部分。 實踐教程（一）用HLS生成

>>阅读原文<<