00-FPGA基礎知識（Xilinx暑期FPGA學校學習）

時間 2021-07-10

標籤 FPGA fpga verilog 简体版

原文原文鏈接

00-FPGA基礎知識（Xilinx暑期FPGA學校學習）文章目錄 00-FPGA基礎知識（Xilinx暑期FPGA學校學習） if-else硬件結構慎用Latch 亞穩態的概念 FIFO 狀態機-FSM 概念補充 HLS 入門 if-else硬件結構前者輸入延遲6ns，後者輸入延遲8ns，先選後加延遲大，但加法器只用一個，芯片面積小–>成本。慎用Latch Latch：鎖存器。電平敏感。

>>阅读原文<<