setup time的一些思考點

還是用題來引出話題吧，看這道筆試題： 如圖觸發器F1、F2、F3和F4的clk到Q的延時Tcq爲1ns，setup time爲2ns，hold time爲1ns，緩衝器的延時爲1ns，組合邏輯L1的延時爲2ns，L2的延時是4ns。 1）如果沒有setup時鐘違例，該系統的最高時鐘頻率是多少？（這個可能還需要進一步思考） 2）如果F2沒有setup違例，clk時鐘頻率最高可以達到多少？ 3）如果按

>>阅读原文<<