三種高速乘法器的FPGA實現及性能比較

  摘要：乘法是數字信號處理中重要的基本運算，在很大程度上影響着系統的性能。本文將介紹三種高速乘法器實現原理：陣列乘法器、華萊士(WT)乘法器、布斯華萊士樹超前進位乘法器。並且經過FPGA技術實現了這三種乘法器，並對基於以上三種架構的乘法器性能進行了分析比較。算法 關鍵字：陣列乘法器，華萊士乘法器，超前進位乘法器，FPGA架構 引言 隨着3G技術的發展，關於圖像、語音、加密等數字信號處理技術隨處可

>>阅读原文<<