PCB設計中串擾的幾種影響及其最小化

在高速、高密度PCB設計中一般提供一個完整的接地平面, 從而使每條信號線基本上只和它最近的信號線相互影響, 來自其它較遠信號線的交叉耦合是可以忽略的。儘管如此, 在模擬系統中, 大功率信號穿過低電平輸入信號或當信號電壓較高的元件( 如 TTL) 與信號電壓較低的元件( 如 ECL) 接近時, 都需要非常高的抗串擾能力。在PCB設計中, 如果不正確處理, 串擾對高速 PCB 的信號完整性主要有以下兩

>>阅读原文<<