Altera PLL IP核四種工作模式介紹

在例化PLL IP核時，有四種工作模式：  1、 標準模式  在標準模式下，PLL對GCLK網絡所產生的延遲進行完全補償。標準模式中的內部時鐘是與輸入時鐘管腳相位對齊的。在此模式中，外部時鐘輸出管腳會產生相對於時鐘輸入管腳的相位延遲。因此，這種模式一般用於產生FPGA內部用時鐘，但一般不將時鐘輸出給FPGA外部使用。 標準模式下PLL時鐘之間的相位關係如下圖所示。  2、源同步模式  如果數據和時

>>阅读原文<<