ISE_pll_ip的建立

創建clk的ip核以及設置PLL的時鐘輸出 原理：外部晶振輸入50M的頻率，由ip核輸出想要的頻率 1、新建工程model再在「芯片」名稱上建立clk的ip核 2、設置輸入寫爲50M 3、設置想要的頻率可多選 4、之後完成即可 調用 實例化pll_ip 5、程序 `timescale 1ns / 1ps ///////////////////////////////////////////////

>>阅读原文<<