xv6 risc-v lock notes

xv6中專門講鎖的篇幅並不多，鎖的代碼也在一兩行左右，但是鎖的使用卻是無處不在的，而且要理解好也並不那麼容易 對鎖的需求來自於interleaving（交錯執行），這可能是多處理器環境下，也可能是單處理器環境下在不同進程/線程間切換cpu 當他們需要訪問共享的數據結構時，就出現了問題，如： 一個進程在讀一個數據時，可能另一個進程正在修改它，那麼這個進程讀到的數據就可能是不正確的 多個進程同時更新一

>>阅读原文<<