關於FPGA異步信號處理的一點理解

       異步信號同步化在FPGA設計中具有很重要的意義，尤其是高速、大型設計中，不可避免地涉及異步信號的處理。很多文獻討論過這個問題，在此我並不做任何的理論分析。        一個基本的共識是單bit異步信號採用多級同步寄存器進行同步，該方法並不能完全消除亞穩態，當然對於一般的設計而言，該方法的MTBF（平均無故障運行時間）已是足夠；對於多bit異步信號，則建議採用異步FIFO消除亞穩態。

>>阅读原文<<