D觸發器的工作原理以及Verilog代碼（一/二）

文章主要參考---FPGA數字邏輯設計教程，鄭利浩、王荃等譯，電子工業出版社.[p 140--p 147] 觸發器是一個具有記憶功能的，具有兩個穩定狀態的信息存儲器件，是構成多種時序電路的最基本邏輯單元，可用做數字信號的寄存，移位寄存，分頻和波形發生器等。 1. D觸發器的構成原理及真值表 1.1  兩個交叉耦合的反向器可以存儲兩個不同的狀態 在此基礎上，可以利用兩個與非門構成SR鎖存器 1.2

>>阅读原文<<