計算機組成原理基礎知識

1.存儲區由存儲單元構成，每一個存儲單元由不少個存儲元構成。
一個存儲單元內部的存儲元個數即爲存儲的字長。也爲機器的字長。

第三章：系統總線
1.片內總線：指芯片內部的總線。例如在CPU芯片內部，寄存器與寄存器，寄存器與算邏單元ALU之間的鏈接。
2.系統總線由數據總線、地址總線與控制總線構成。
數據總線：雙向傳輸。
地址總線：由cpu傳出地址向存儲單元，從對應的地址處讀取數據，單向傳輸。
地址線的位數與存儲單元的個數有關，地址線位數即爲存儲單元的個數。
控制總線：能夠認爲是雙向的傳輸。既能從CPU向各個設備或者存儲器發送讀寫指令，
存儲器等各個設備也能夠向CPU發送事件請求。
3.通訊總線：分爲串行通訊總線與並行通訊總線。
4.總線上所鏈接的設備，按其對總線有無控制功能，可分爲主設備（模塊）和從設備（模塊）。
主設備對總線具備控制權，從設備只能響應從主設備發來的總線命令，對總線沒有控制權。
5.總線的通訊控制：
總線週期：完成一次總線操做的時間稱爲總線週期。分爲四個階段：
（1）申請分配階段
（2）尋址階段
（3）傳數階段
（4）結束階段
分爲：同步通訊、異步通訊、半同步通訊和分離式通訊。
同步通訊：要求用於總線長度較短，各部件存取時間比較一致的場合。
異步通訊：其應答方式分爲不互鎖、半互鎖和全互鎖三種類型。不互鎖：例如用於CPU向內存中寫數據；；半互鎖：例如在多核系統中，
某我的CPU須要訪問共享存儲器，必須保證存儲器沒有被佔用；；全互鎖：典型的如網絡通訊。
波特率：指的是單位時間內傳輸的比特位數。（bps）比特每秒。
比特率：指的是單位時間內傳輸的有效的比特位數。（bps）比特每秒。
分離式通訊：將從模塊根據命令進行數據準備的時間騰出，供其餘模塊在此時間內使用總線。

第四章：存儲器
半導體存儲器：TTL，MOS 具備易失性
6.存儲器由半導體存儲芯片組成：
半導體存儲芯片又分爲隨機存取存儲器RAM與只讀存儲器ROM。
其中隨機存取存儲器分爲靜態RAM和動態RAM兩類。
靜態RAM採用觸發器工做原理，動態RAM採用電容存儲電荷的原理存儲信息（會每隔一段時間進行一次動態刷新）。
靜態的無需刷新普遍應用於緩存，動態的普遍用於計算機的主存。
7.衡量存儲器的性能指標爲：存儲容量與存儲速度
8.CPU與存儲器芯片的鏈接：注意地址線、數據線和控制線的鏈接。
9.高阻態，則是一個不會進行工做的狀態。便是，它的電流爲零。
10.存儲器校驗部分未看。//已看
11.能夠調整主存的結構（叫作多體並行）來提升訪存速度。--其中低位交叉編址能夠有效的提高存儲器的訪問速度。
12.C語言判斷PC的大小端：將數據按字節輸出/使用union 聯合體
13.哈弗結構的優勢是：（1）能夠同時取指令和數據，提升CPU的效率；（2）能夠防止對指令存儲器的寫入操做，不會形成程序跑飛的影響。
14.cache的改進：分爲兩級緩存，包括CPU片內緩存與片外緩存。CPU片內緩存又能夠設置爲指令緩存與數據緩存（哈佛結構）
<其可以有效的解決指令流水過程的資源爭奪的問題>
15.關於cache與內存的地址映射：
直接映射：cache的每一塊都對應固定的不少的內存塊。緩存的存儲空間不能獲得充分的利用。
其主存地址爲：主存字塊標記 Cache字塊標記 字塊內地址
全相聯映射：能夠任意對應。因此標記位比較多。應該使用相聯存儲器進行比較。
其主存地址爲：主存字塊標記 字塊內地址
組相聯映射：先按直接映射進行分組而後再組內是任意對應的全相聯映射。
其主存地址爲：主存字塊標記 Cache組地址 字塊內地址
16.磁表面存儲器的平均訪問時間爲：平均找道時間與平均等待時間之和。
17.數據校驗碼：
奇偶校驗碼、循環冗餘校驗碼、海明碼
碼距：兩個碼之間不一樣的數據的位數。其決定了編碼的糾錯和檢錯能力。
奇偶校驗：是對於1來講的，並且說的是添加後的個數。
循環冗餘效驗碼（CRC）：原始報文M，生成多項式G。將M左移G的最高次冪位。而後用它對
G求餘，獲得的餘數爲G的最高次冪位。將其與改變後的M相加，即獲得編碼後的報文。
編碼後的報文出錯位數與報文除以G的餘數是一一對應的。並且會循環出現對應的結果。這就是循環
冗餘校驗碼的由來。
海明碼：可以檢錯和糾錯。只能糾錯一位。通常用於存儲器的校驗。
18.存取週期：是存儲器進行兩次連續的獨立存儲器操做（連續兩次讀操做或者連續兩次寫操做）；
19.主存由RAM與ROM構成。
20.磁盤數據的讀取時間包括尋道時間（即尋找時間）與等待時間。

第五章：輸入輸出系統：
21.IO設備與CPU聯繫：分爲統一編址與不統一編址。 統一編址是將IO地址看作是存儲器地址的一部分進行編制。
不統一編址是IO地址與存儲器地址是分開的。
22.IO設備與主機信息傳送的控制方式：程序查詢方式、程序中斷方式、DMA方式。
中斷：保護現場->中斷服務->恢復現場->中斷返回
23.中斷向量：表示中斷服務程序的入口地址。
中斷向量地址：存儲中斷向量的存儲單元地址。

第六章：計算機的運算方法:
24.原碼、反碼與補碼的關係：
正數均是是相同的。符號位爲0。
負數的反碼是原碼的按位取反。
負數的補碼是負數的原碼的每一位取反再加上1獲得的。
+0與-0的補碼均是0。
原碼：+0 ： 0.0000 -0 ：1.0000
反碼：+0 ： 0.0000 -0 ：1.1111
故補碼比反碼和原碼的可表示數的數量多1，多表示一個負數。4
[y]的補碼連同符號位在內，按位取反，末位加1，即得[-y]的補碼。
25.數值具備頂點表示和浮點表示。
26.關於移位操做：
算術移位/符號位不變，當爲正數的時候，向左移位與向右移位均是添0；當爲負數時，原碼向左移位與向右移位均是添0；
對於反碼來講，移位時均是添1；對於補碼，向左移位添0，向右移位添1。
27.關於補碼的加減法問題：若是加或者減後的結果的符號位於參與運算的兩個數的符號位不一樣時，則說明已經溢出。不然就沒有溢出。
28.關於原碼一位乘與補碼一位乘。

第七章：指令系統：
29.關於指令格式：指令由操做碼和地址碼組成。早期的指令字長與機器字長和存儲字長均是相同的。從而只需訪問一次存儲器，就能夠
將一條指令或一個數據完整的讀出。
30.尋址方式：
數據尋址：當即尋址、直接尋址、隱含尋址、間接尋址、寄存器尋址、寄存器間接尋址、基址尋址、變址尋址、相對尋址
堆棧尋址。
31.RISC指令系統不利於不一樣處理器指令系統的兼容。

第八章：CPU的結構與功能
32.CPU由運算器和控制器構成。詳細分爲：算邏運算部件(ALU)、控制部件(CU)、寄存器、中斷系統四大部分。
其中控制器的基本功能是：取指令、分析指令、執行指令。以及控制程序的輸入，運算結果的輸出，總線的控制與管理。
33.CPU的寄存器分爲：用戶可見寄存器(通用寄存器)、控制和狀態寄存器(MAR、MDR、PC、IR)。
34.控制單元和中斷系統：
控制單元(CU):用於提供完成計算機所有指令操做的微操做命令序列部件。微操做命令序列的造成方法：組合邏輯設計方法(通常爲硬件邏輯)、微程序設計
方法(一種存儲邏輯).
中斷系統：處理計算機的各類中斷。
35.指令週期：取指週期(取指+分析)、執行週期
取指週期、間址週期、執行週期、中段週期
36.處理器性能提升：A。提升器件的性能B。改進系統的結構，開發系統的並行性。
指令流水：改變各條指令按順序串行執行的規則。使機器在執行一條指令的時候可以同時取出下一條指令。
即上一條指令的執行週期和下一條指令的取指週期重合。此爲二級流水。
37.影響指令流水性能的因素：結構相關、數據相關、控制相關
結構相關（資源相關）:各個指令在執行的時候可能會出現爭奪同一部件的狀況。解決辦法：（存儲器的指令與數據分開存儲、指令預取）
數據相關：當前指令的執行須要前面指令執行的結果。解決辦法：（後推法：推遲當前指令的執行至前一條指令已經執行完畢。）
控制相關：因爲轉移指令的執行，致使程序的執行進行了跳轉致使。浪費了一些已經取來的指令。解決辦法：（提升對轉移控制的預測正確率）
38.流水線性能：吞吐率（單位時間內流水線所執行指令的數量）、加速比、效率。
39.流水線中的多發技術：
超標量技術（在每一個時鐘週期內可同時併發多條獨立指令，即以並行操做方式將兩條或兩條以上指令編譯並執行）
須要硬件的支持、超流水線技術（編譯程序解決）、超長指令字技術（增長指令的操做碼字段，使每一個操做碼字段控制一個功能部件，實現其併發執行）
40.中斷系統：中斷服務入口地址的尋找：硬件向量法和軟件查詢法
41.中斷響應：中斷隱指令，（保護程序斷點、尋找中斷服務程序入口地址、關中斷），是機器指令系統中沒有的指令，在CPU中斷週期內由硬件自動完成的一條指令。
42.保護現場和恢復現場：保護程序斷點由中斷隱指令完成，保護CPU內部個寄存器由中斷服務程序完成。恢復現場也由中斷服務程序完成。
43.屏蔽技術能夠改變優先等級。

第九章：控制單元的功能
指令週期：是CPU取出並執行一條指令所需的所有時間，即完成一條指令的時間。
機器週期：是全部指令執行過程當中的一個基準時間，一般以存取週期做爲機器週期。
時鐘週期：是計算機CPU主頻的倒數，也能夠稱爲節拍，它是控制計算機操做的最小時間單位。
不能說機器的主頻越快，機器的速度越快。機器的速度與機器週期中所含的時鐘週期數，以及指令週期中所含的機器週期數有關。