FPGA調試技巧

FPGA調試技巧

    八月，一直在debug, 編譯，查信號，幾乎沒機會，也沒心思停留下來看點東西，靜心思考，作點筆記。今天，在硬盤上翻到了保存已久，但一直沒想起來讀的一本手冊。這是我初入職場，決定從硬件工程師轉FPGA的崗位時下載的，當時想着要是讀完verilog那些事，FPGA STORY系列，出去找FPGA的工做崗位，我確定會更有信心吧。結果呢，初次接觸FPGA，不少知識還不具有，使得我讀起這些書來很困難，缺少具體的調試經驗，固然也缺乏對做者感同深受的那份體驗，可是我能感受到，做者對這套教程花了許多心思，深知FPGA小白，在自學這條道路上遇到的困惑，屢次提出讀者心裏的疑問，並按部就班的解答，這一點真的值得點贊。這種寫教程的方式，真的是我很是喜歡的，也是我應該學習的，不用把逼格擡得過高，揣摩讀者想知道的內容，而不僅是列出本身想表達的。我甚至以爲，做者應該也是一位人際交往的高手，總能把話說到別人心坎裏。

    這套教程還沒讀一半，我就辭職了，不是由於我感受知識學好了，而是原來的單位實在呆不下去了，離職後，我真的很快找到一個FPGA的崗位，如今想來，我當初能得到這個工做機會，只是由於全公司總人數小於5，而且沒有一我的懂FPGA，還有一個很重要的因素是我有個高學歷。從那之後，作FPGA開發快滿兩年了，這本冊子一直躺在硬盤裏，沒有翻過。這兩天，想靜下心來讀讀書，翻開這本手冊，有一點讓我很是開心，由於我已經能很順暢的閱讀它，並理解裏面的內容。學習真的就應當反反覆覆，每一次讓本身進步一點點。

模塊化設計

 

1. 調用
2. 完成
3. 數據輸入
4. 數據輸出

如下是一段自動啓停的代碼

模塊之間的基本溝通訊號

問答式溝通的最基本代碼

採集時鐘的頻差

關於數據採集與計數

用延時來檢測數據的變化