TESTBENCH中關於變量的定義

在編寫testbench時，關於變量的定義常犯的錯誤就是將一個定義好的全局變量應用到了兩個不同的alwaya模塊中，如下面exmp1所示，那麼由於這兩個always塊獨立並行的工作機制，很可能會導致意想不到的後果。 exmp1： 實際上，在verilog中（編寫testbench）時    如果在begin end 之間定義了always的塊名，那麼可以如examp2一樣申明變量，這樣兩個alwa

>>阅读原文<<