xilinx FPGA 固化代碼流程

Xilinx VIVADO固化流程 純verilog工程，不涉及SDK代碼的固化流程： 綜合，實現，生成比特流後，點擊Tools—Generate Memory Cinfiguration File… 如圖，選擇所用FLASH的類型，設置生成mcs文件名，選擇生成的比特流文件，文件保存路徑自動顯示爲如圖。 板子上電，連好JTAG，Open Target後，點擊Add Configuration M

>>阅读原文<<