Xilinx 7系列SelectIO結構之DCI（動態可控阻抗）技術（一）
引言：隨着FPGA容量越來越大，系統時鐘速度越來越快，PC電路板設計和製造更加困難。隨着更快的信號邊沿速率，保持信號完整性成爲關鍵問題。PC電路板必須恰當的端接避免反射和振鈴。本節我們介紹Xilinx器件DCI技術，包括以下內容： DCI技術概述 DCI級聯技術 DCI端接方式 1.DCI技術概述 圖1、信號過沖波形 爲了端接PCB走線，附加的電阻需要添加到接收器或者驅動器以匹配走線阻抗。然而隨着
相關文章
- 1. Xilinx 7系列SelectIO結構之DCI（動態可控阻抗）技術（二）
- 2. Xilinx 7系列SelectIO結構之SelectIO邏輯資源（二）
- 3. Xilinx 7系列FPGA架構之SelectIO結構（一）
- 4. Xilinx 7系列FPGA架構之SelectIO結構（二）
- 5. Xilinx 7系列SelectIO結構之IO屬性和約束
- 6. Xilinx 7 SelectIO - IDDR
- 7. Xilinx 7系列SelectIO結構之IO標準和端接匹配（二）
- 8. xilinx 7系列FPGA之SelectIO 篇(1)_IO接口簡介
- 9. Xilinx 7系列時鐘結構
- 10. xilinx 7系列FPGA之SelectIO(3)_高級IO邏輯資源簡介
- 更多相關文章...
- • Spring體系結構詳解 - Spring教程
- • XML 相關技術 - XML 教程
- • Docker容器實戰(一) - 封神Server端技術
- • 算法總結-滑動窗口
相關標籤/搜索
每日一句
-
每一个你不满意的现在，都有一个你没有努力的曾经。
最新文章
歡迎關注本站公眾號,獲取更多信息
相關文章
- 1. Xilinx 7系列SelectIO結構之DCI（動態可控阻抗）技術（二）
- 2. Xilinx 7系列SelectIO結構之SelectIO邏輯資源（二）
- 3. Xilinx 7系列FPGA架構之SelectIO結構（一）
- 4. Xilinx 7系列FPGA架構之SelectIO結構（二）
- 5. Xilinx 7系列SelectIO結構之IO屬性和約束
- 6. Xilinx 7 SelectIO - IDDR
- 7. Xilinx 7系列SelectIO結構之IO標準和端接匹配（二）
- 8. xilinx 7系列FPGA之SelectIO 篇(1)_IO接口簡介
- 9. Xilinx 7系列時鐘結構
- 10. xilinx 7系列FPGA之SelectIO(3)_高級IO邏輯資源簡介