FPGA的IO選擇——最短路徑原則

關於FPGA的IO選擇，前段時間在教科書上了解到這樣一個說法： 一個優秀的FPGA IO佈局設計應將用於傳輸高速多位寬信號的IO口（估計是指600MT/s以上）佈置在芯片左右側的Bank內；而將傳輸低速控制信號的IO口（如：AD/DA、DDS、PWM、普通SPI、URAT和開關量信號等）佈置在芯片上下側的Bank內。 這是因爲在FPGA內BRAM和DSP乘加器都是自上而下呈條帶狀分佈的，在水平方向

>>阅读原文<<