一個小型RISC-V開源處理器核介紹！
【編者推薦語】最近看到了一個開源的RISC-V處理器設計，僅僅5000行左右的verilog代碼，功能卻非常完善。代碼全部爲手動設計的verilog代碼，可讀性非常強。設計者完成了包括CPU內核設計，總線設計，debug模塊設計，外設模塊設計，以及相關的軟件設計，測試模塊設計。整個項目的完成度非常高，值得FPGA入門後想要再提高的人來學習。 下面是對這個下面的介紹說明（來自項目的README文件）
相關文章
- 1. 介紹一個小程序預處理器
- 2. RISCV-RoCC簡介
- 3. MT6761處理器介紹
- 4. TI AM335X處理器介紹
- 5. S3C6410處理器介紹
- 6. Cortex 處理器介紹
- 7. XTENSA處理器介紹
- 8. RiscV彙編介紹(2)-編譯過程
- 9. RiscV彙編介紹(1)-編譯過程
- 10. 介紹一個DDD開源架構
- 更多相關文章...
- • C# 預處理器指令 - C#教程
- • 錯誤處理 - RUST 教程
- • Java Agent入門實戰（一）-Instrumentation介紹與使用
- • PHP開發工具
相關標籤/搜索
每日一句
-
每一个你不满意的现在，都有一个你没有努力的曾经。
歡迎關注本站公眾號,獲取更多信息
相關文章
- 1. 介紹一個小程序預處理器
- 2. RISCV-RoCC簡介
- 3. MT6761處理器介紹
- 4. TI AM335X處理器介紹
- 5. S3C6410處理器介紹
- 6. Cortex 處理器介紹
- 7. XTENSA處理器介紹
- 8. RiscV彙編介紹(2)-編譯過程
- 9. RiscV彙編介紹(1)-編譯過程
- 10. 介紹一個DDD開源架構