UVM序列篇之六：sequencer和sequence（下）

本文轉自：http://www.eetop.cn/blog/html/28/1561828-5940199.html sequencer的仲裁特性及應用 在之前我們就談到了，uvm_sequencer類自建了仲裁機制用來保證多個sequence同時掛載到sequencer時，可以按照規則允許特定的sequence中的item優先通過。在實際使用中，我們可以通過uvm_sequencer::set_

>>阅读原文<<