Allegro 生成網表提示Check the symbol for consistency of pin definition 錯誤的解決辦法

使用cadence allegro畫電路圖的時候，和Altium designer導入到PCB文件不太一樣，Allegro需要先將原理圖生成一個網絡表。 點擊Tools ----- Create Netlist生成網表 在生成網表前你必須要保證原理圖上的元器件都有封裝 批量修改封裝的方法 在footprint中填寫上封裝庫相應的封裝名 保證有封裝後，Create Netlist,點擊Tools的該

>>阅读原文<<