在這個寒假裏,我參加了上海V3學院的XILINX FPGA培訓,爲時14天。在這裏,我結交了幾個來自不一樣學校的新朋友,認識幾個給力的老師,真的十分給力。幾位老師很是有耐心,由於我參加的是寒假班,課程都是從最基礎教起,因此我會有不少問題要請教他們,他們也會爲我一一解答,給他們點32個贊。
爲時14天的寒假班結束後,我對FPGA有了更深刻的瞭解。在此次培訓裏,主要的教學內容是運用Verilog編程語言對basic開發板進行編程。期間老師教了Verilog的語法、IP核的運用以及led燈、數碼管和VGA的編程等等。有老師們的領路,我感受入門很是輕鬆。但我以爲,對於Verilog編程語言以及FPGA的開發來講,更深刻的課程和初級課程相比花費的時間並不成正比,後者用時會較短而且簡單。基於此,我在這14天的培訓裏,按照老師所給的竅門,去養成一個在敲碼前先將本身的思路畫成波形圖的習慣。照楊老師的話來講,他所教的是一個項目裏的思路,只要咱們畫出其中的波形圖,敲代碼的效率就能提升一大截。
此次的培訓幾位老師把我帶入門,更是爲我以後FPGA的深刻學習指明瞭一個方向。這是我一次很是棒的「旅行」!
www.v3edu.org
QQ羣:252520964編程