8位並行輸入串行輸出的移位寄存器的Verilog描述

1 Verilog描述 module shift_p2s(     input         clk,     input [7:0]    din,     input         load,     output reg     q );     reg [7:0] tmp;          [email protected](posedge clk)begin         if(

>>阅读原文<<