時鐘的相關概念

  前言 　　主要是PLL、DCM：　　 　　PLL，即鎖相環。是 FPGA 中的重要資源。由於一個複雜的 FPGA 系統往往需要多個不同頻率，相位的時鐘信號。所以，一個 FPGA 芯片中 PLL 的數量是衡量 FPGA 芯片能力的重要指標。FPGA 的設計中，時鐘系統的 FPGA 高速的設計極其重要。 　　DCM（digital clock manager）是較高級FPGA產品中集成的專門用於時

>>阅读原文<<