cadence allegro 使用zcopy命令繪製禁止佈線層

  在allegro中，使用route keepin層來劃定電路板的電氣元素的有效範圍。在實際的pcb開發工程中，往往是由外形設計處提供一個外形規定文件（比如cad畫的dxf文件等），然後電路工程師將外形規定文件導入pcb工程中。在上一篇文章cadence allegro導入dxf文件中使用outline層繪製了電路板的板框（外形）。但是很多情況下禁止佈線區和板框並不相同，因此需要使用zcopy指

>>阅读原文<<