vivado簡單資源加載階段出現的錯誤總結

FPGA --- 加載資源階段 問題一：加載資源後，點擊打開詳細設計後，出現的一些問題。 1、在添加HJ_IC_class_lab_1 的資源的時候，添加完source目錄下的源代碼後，點擊詳細的設計查看「Open Elaborated Design」 查看電路是否存在語法或者字母打錯或者邏輯錯誤。 2、添加完資源後，點擊打開詳細設計會加載出一些錯誤和警告。如下圖1-1 標題   圖1-1 3、點

>>阅读原文<<