Serdes 原理及調試學習

Serdes原理與設計實踐之一：Serdes簡介 1. Serdes簡介 爲了提高接口傳輸帶寬，設計中經常採用並行總線設計。並行總線通過提高時鐘速率和數據位寬來提高傳輸帶寬。限制接口傳輸帶寬主要有2個方面： a. 時鐘速率。它決定了發送和接收端的採樣速率。 隨着時鐘速率的提高，由於傳輸通路的非理想性，會帶來嚴重的信號完整性問題，導致接收端無法正確解析接收到的信號。較高的時鐘速率對應的採樣窗口縮小，

>>阅读原文<<