USB2.0學習筆記連載（一）：CY7C68013特性簡介

  上一篇博客已經給出了整個視頻板卡架構，那麼對於USB接口部分須要着重理解和學習。

  對於目前來講，如果利用FPGA去模擬USB2.0內核，難度仍是挺大的，整個狀態的收發都很差控制。如今目前都在使用橋接芯片做爲一個核心控制器，內部集成USB驅動、狀態控制、GPIF、FIFO等，能夠輕鬆實現相應功能。USB2.0橋接芯片有臺灣的FT232H,FT2232H,還有南京沁恆的CH372B或者CH375等，還有Cypress公司的CY7C68013,筆者打算採用CY7C68013來進行USB2.0的開發。

  本篇博客是本着從硬件角度來看CY7C68013，來看一下CY7C68013內部結構和相應的特性。爲制板作進一步鋪墊。

  首先內部有USB2.0收發器部分，串行接口引擎（SIE），還有一個強大的8051微處理器。

  功耗較低，在任何模式下電流不會超過85mA，假設使用3.3V供電，其功耗大概也就在0.28W。

  對於8051內核，其工做頻率有三種可選，這三種頻率均由外部晶振24MHz經過PLL獲得。

  3.3V供電。因此供電的轉換能夠採用 5V 轉3.3V，利用經常使用的AMS1117便可。

  上圖是整個內部結構。FIFO的突發速率高達96MBPS。

    封裝有上述封裝可選。可是對應不一樣的封裝又有不一樣的引腳引出，以下圖所示。這個就須要考慮，採用何種封裝，要實現何種功能。

  支持兩種信號位速率，最高達到480MBPS。

  對於給8051內核提供的晶振系統有必定要求，要求晶振24MHz（±100ppm），且兩個電容容值爲12pf，對走線也提出要求，爲了給系統提供一個高精度晶振。

  對於上述提到的外部晶振 ±100pm的要求，筆者查閱一下資料。PPM是石英晶振的基本單位之一，表示晶振的精度和相對誤差，PPM表明着百萬分之一，它代表晶體的頻率可能會偏離標稱值多少。晶振頻率是以MHZ（10的6次方）和KHZ（10的3次方）爲基本單位的，標稱頻率10MHZ晶振的頻率誤差10HZ就恰好是1PPM。好比120ppm,27M的晶振,頻率的偏差 = 120/100萬*27M=3240Hz。

  配置信息要注意，在作EEPROM的配置時須要和ID信息一致。不然會配置不成功。

  對於上電覆位和按鍵復位都提出要求，加電覆位要保持5ms以上，這決定着t = n *RC，這個RC值的選取。好比選R = 100K， C = 10uF，能知足要求。

  CY7C68013須要軟配置時，須要配置寄存芯片，這點和FPGA的配置芯片有相似功能。

供電電壓，最大消耗電流，上電覆位時間狀況。

  手冊還貼心的給出了布板的信息，筆者打算作4層板，阻抗需控制，還有就是差分信號的走線。

下一步開始作板，逆襲！！！