RTL Schematic 與 Technology Schematic的區別？

在用ISE設計FPGA電路時，對Verilog HDL語言描述的電路經過綜合，得到兩種不同的原理圖表現形式： 由ISE的界面，可見分別爲：RTL Schematic與Technology Schematic，這兩者到底由什麼區別呢？ 在我的博文中，凡是用Verilog HDL描述的電路，一般我都會放上這兩個原理圖。例如： 數字時鐘計數器 來個簡單的示例吧：通過仿真和綜合認識T觸發器（Verilog

>>阅读原文<<