FIFO生成器V2.3

1、序言web 賽琳思FIFO生成器邏輯核是應用於順序存儲和索引的先進先出的存儲隊列。對於全部FIFO來講,經過配置實現以最小資源達到最大傳輸性能(高達350MHZ)的目的,FIFO邏輯核提供了這種最佳解決方案。用戶能夠根據須要設置賽琳思核生成器的結構,包括寬度、深度、狀態標誌、存儲類型和讀寫端口比。 這個文檔描述了FIFO生成器邏輯核的功能,詳細說明了此邏輯核的接口參數,同時還定義了輸入和輸出信
相關文章
相關標籤/搜索