數字集成電路設計——組合邏輯門（下）

文章目錄 5.邏輯門的功耗 6.有比邏輯 —— 2N -> N 1. 僞NMOS門 2. DCVSL（差分串聯電壓開關邏輯）——完全消除**靜態消耗**和**提供電源到GND的電壓擺幅** 3. 傳輸門邏輯 4. 差分傳輸管邏輯CPL——類似DCVSL 5.傳輸門邏輯——解決傳輸管只能充電到Vdd-Vtn的方法 7.動態CMOS —— 僞NMOS + 時鐘 動態設計中信號完整性問題 1.電荷泄露（

>>阅读原文<<