# advanced packaging

目錄

• advanced packaging
• ASM NEXX
  • ASMPT完成收購NEXX 準備就緒迎接先進半導體封裝之高速增長
  • Intro
• Bumping
  • 產品供應
  • 晶圓濺鍍– Apollo 300
  • 晶圓電鍍– Stratus TM P300
  • 面板電鍍– Stratus TM P500
• Fan out
  • 產品供應
• RF filter
  • Product Offering
• Amicra
• 狂砸81億港元，TCL爲何要打ASM太平洋的主意？

advanced packaging

Here we take a look at some of the strategies that enable next-generation advanced packaging, including wafer-level packaging, bumping, redistribution layers, fan out, and through-silicon vias. These are great examples of applying front-end wafer manufacturing technologies (such as deposition, etch, and clean) to back-end processing.

在這裏，咱們將探討實現下一代高級封裝的一些策略，包括晶圓級封裝，凸點，從新分佈層，扇出和硅通孔。這些都是將前端晶圓製造技術（例如沉積，蝕刻和清潔）應用於後端處理的絕佳示例。

Wafer-Level Packaging
In conventional packaging, the finished wafer is cut up, or diced, into individual chips, which are then bonded and encapsulated. Wafer-level packaging (WLP), as its name implies, involves packaging the die while it is still on the wafer: protective layers may be bonded to the top and/or bottom of the wafer, then electrical connections are prepared and the wafer is diced into individual chips. To provide a baking analogy, traditional packaging is similar to frosting individual cupcakes, while WLP is like frosting a whole cake and then slicing it into pieces. Because the sides are not coated with WLP, the resulting packaged chip is small in size (roughly the same size as the chip itself), an important consideration in footprint-sensitive devices such as our smartphones. Other advantages include streamlined manufacturing and the ability to test chip functionality before dicing.

在常規包裝中，將完成的晶片切割或切成單個芯片，而後將其粘合和封裝。顧名思義，晶圓級封裝（WLP）涉及在裸片仍在晶圓上時對其進行封裝：能夠將保護層粘合到晶圓的頂部和/或底部，而後準備電鏈接，並製備晶圓。切成單個芯片。爲了提供相似的烘焙效果，傳統的包裝相似於給單個紙杯蛋糕上糖霜，而WLP就像是先將整個蛋糕上糖霜而後切成小塊。因爲側面未塗WLP，所以封裝後的芯片尺寸較小（與芯片自己的尺寸大體相同），這是對足跡敏感型設備（例如咱們的智能手機）的重要考慮因素。

Bumping and Flip Chips
One of the simplest electrical connections between a chip and the circuit board can be made with small balls of electrically conductive material, called bumps. A bumped die can then be flipped upside down and aligned so that the bumps connect with matching pads on the board. Flip chip bonding has several advantages over traditional wire bonding, including small package size and greater device speed.

Bumping can be performed by extending conventional wafer fabrication methods. After the chips are made, underbump metallization (UBM) pads are created to connect to the chip circuitry, and bumps are then deposited on the pads. Solder is the most commonly used bumping material, although alternative materials – such as gold, copper, or cobalt – can also be used depending on the application. For high-density interconnects or fine-pitch applications, copper pillars can be used. While solder bumps spread during the joining process, copper pillars retain their shape, which allows them to be placed much more closely together.

凸塊和倒裝芯片芯片和電路板之間最簡單的電鏈接之一能夠由稱爲凸塊的小導電材料球製成。而後能夠將顛倒的管芯上下顛倒並對齊，以使顛簸與板上的匹配焊盤相連。與傳統的引線鍵合相比，倒裝芯片鍵合具備多個優點，包括較小的封裝尺寸和更高的器件速度。

能夠經過擴展常規的晶片製造方法來執行凸塊。製做完芯片後，會建立凸塊下金屬化（UBM）焊盤以鏈接到芯片電路，而後在焊盤上沉積凸點。焊料是最經常使用的凸點材料，儘管根據應用場合也可使用其餘材料，例如金，銅或鈷。對於高密度互連或細間距應用，可使用銅柱。儘管在鏈接過程當中焊料凸塊擴散，但銅柱仍保持其形狀，這使它們能夠更緊密地放置在一塊兒。

Redistribution Layers
Relocating, or redistributing, contact points is another technology that can be done efficiently at the wafer level. A redistribution layer (RDL) is used to reroute connections to desired locations. For example, a bump array located in the center of a chip can be redistributed to positions near the chip edge. The ability to redistribute points can enable higher contact density and enable subsequent packaging steps. This 「fan-in」 process also creates one of the smallest packages available.

The redistribution process adds another set of layers over the wafer surface. A dielectric film is deposited for electrical isolation, then the original bond pads are exposed. Metal lines are deposited to relocate the pads to desired locations, and underbump metallization layers are built to support the solder (or other metal) bumps.

從新
分佈層從新定位或從新分佈接觸點是另外一種能夠在晶圓級高效完成的技術。從新分配層（RDL）用於將鏈接從新路由到所需位置。例如，位於芯片中心的凸塊陣列能夠從新分配到靠近芯片邊緣的位置。從新分配點的能力能夠實現更高的接觸密度並實現後續的封裝步驟。此「扇入」過程還會建立可用的最小軟件包之一。

從新分配過程在晶片表面上添加了另外一組層。沉積電介質膜以進行電隔離，而後暴露原始的焊盤。沉積金屬線以將焊盤從新定位到所需位置，並構建凸塊下金屬化層以支撐焊料（或其餘金屬）凸塊。

Fan-Out WLP
The redistribution process can also be used to spread or 「fan out」 the connection points. This may be needed, for example, when the chip shrinks in size while requiring the same number of contact points. One solution is to fan out the contacts beyond the dimensions of the chip. A compelling application of this technology is the improved electrical and thermal performance along with a reduction in overall package height.

Fan-out wafer-level packaging (FOWLP) typically involves first dicing the front-end-processed wafer into individual die. These die are then spaced apart on a carrier structure, and the gaps are filled in to form a reconstituted wafer. Once the artificial wafer has been built, the contacts can be redistributed beyond the perimeter of the original die using WLP processing.

扇出WLP重
分佈過程也能夠用於擴展或「扇出」鏈接點。例如，當芯片尺寸縮小而須要相同數量的接觸點時，可能須要這樣作。一種解決方案是將觸點擴展到芯片尺寸以外。該技術的一項引人注目的應用是改善了電氣和熱性能，並下降了總體封裝高度。

扇出晶圓級封裝（FOWLP）一般涉及首先將通過前端處理的晶圓切成單個裸片。而後將這些管芯在載體結構上隔開，並填充間隙以造成重構晶片。一旦構建了人造晶圓，就可使用WLP處理將觸點從新分佈到原始管芯的外圍。

Through-Silicon Vias
While bumping and RDL may reduce the surface area chips use on a circuit board, space usage can be even more efficient when chips are stacked. Even better, stacking is a strategy that improves the electrical performance of multiple chips. Wire bonding is one way to create stacked assemblies, and silicon vias (TSVs) have emerged as an attractive alternative that can offer a smaller form factor. A TSV is an electrical connection through the entire thickness of the chip, creating the shortest possible path from one side of the chip to the other. The short interconnect length between chips can also mean lower power consumption and greater bandwidth.

In one common way to create TSVs, the vias (holes) are etched from the front side of the wafer to a certain depth. These are then isolated and filled by depositing a conductive material, typically copper. After chip fabrication is complete, the wafer is thinned from the back side to expose the vias, and metal is deposited on the backside of the wafer to complete the TSV interconnection.

硅通孔
雖然凸點和RDL能夠減小芯片在電路板上的表面積，但在堆疊芯片時，空間利用率甚至能夠更高。更好的是，堆疊是提升多個芯片電氣性能的策略。引線鍵合是建立堆疊組件的一種方法，而硅通孔（TSV）已成爲一種有吸引力的替代方法，能夠提供更小的尺寸。TSV是貫穿芯片整個厚度的電鏈接，可造成從芯片一側到另外一側的最短路徑。芯片之間的互連長度短也意味着更低的功耗和更大的帶寬。

在一種常見的建立TSV的方式中，從晶圓的正面將通孔（孔）蝕刻到必定深度。而後經過沉積導電材料（一般爲銅）將其隔離並填充。芯片製造完成後，將晶圓從背面減薄以暴露通孔，並在晶圓的背面沉積金屬以完成TSV互連。

Packaging Technology Evolution
No longer an afterthought in the semiconductor manufacturing process, packaging has exploded with innovation and complexity. In particular, wafer-level packaging has experienced tremendous advancements in materials, processes, and equipment, enabling WLP to become one of the fastest growing chip packaging technologies. Bumping, redistribution layers, fan out, through-silicon vias, and other techniques have contributed to the small-form-factor chips with powerful, high-speed functionality that we consumers expect in our mobile electronics. We look forward to seeing the next generation of semiconductor devices enabled by leading-edge packaging technologies.

封裝技術的發展封裝
再也不是半導體制造過程當中的過後思考，其創新和複雜性已經爆炸式增加。特別地，晶圓級封裝在材料，工藝和設備方面經歷了巨大的進步，使WLP成爲發展最快的芯片封裝技術之一。凸點，從新分佈層，扇出，硅通孔以及其餘技術已爲咱們的消費者提供了但願在移動電子產品中具備強大，高速功能的小尺寸芯片。咱們期待看到由領先的封裝技術支持的下一代半導體器件。

ASM NEXX

ASMPT完成收購NEXX 準備就緒迎接先進半導體封裝之高速增長

新加坡，香港, 2018年10月2日 - (亞太商訊) - 全球最大之半導體裝嵌及包裝設備供應商ASM Pacific Technology Limited (「ASMPT」/ 「集團」) 公佈於二零一八年十月一日完成向Tokyo Electron Limited (「TEL」) 收購TEL NEXX, Inc (「NEXX」) 的交易。TEL NEXX將被納入ASMPT的後工序設備分部。 是次收購標誌著ASMPT踏出推行其策略的重要一步，進軍新的高增長市場，並擴大產品種類至先進半導體封裝市場。

NEXX成立於二零零一年，為先進封裝市場的領導者，在高度專業的電化學沉積 (ECD) 和物理氣相沉積 (PVD) 技術方面具備強大的技術能力。透過NEXX的技術與ASMPT的廣泛產品種類及全球支援的結合，集團將能夠擴大其業務組合及繼續向客戶提供最創新的解決方案。

ASMPT行政總裁李偉光先生表示：「在收購TEL NEXX後，ASMPT將具備獨特的定位，成為能夠為封裝及表面貼裝市場分部提供一站式互聯解決方案的綜合『互聯』公司。我們現在能夠在業內提供更廣泛的互聯解決方案組合，包括引線焊接、覆晶、熱壓焊接，加上NEXX的 PVD 及 ECD 設備，集團更能夠提供包括凸塊底層金屬（UBM）、銅柱 (微間距銅柱)、矽穿孔（TSV）及重布層 (RDL) 等等的互聯解決方案。」

於收歸ASMPT旗下後的全新NEXX結構中，Tom Walsh將留任ASM NEXX總裁，他將向後工序設備業務分部副行政總裁CK Lim匯報。

關於 ASM Pacific Technology Limited 做爲全球科技及市場領導者，ASMPT (香港聯交所股份代號: 0522) 致力為全球半導體裝嵌及封裝行業研發及提供尖端解決方案及物料。其表面貼裝技術解決方案廣泛應用於不一樣的終端用戶市場，包括通常電子產品、移動通訊器材、汽車工業、工業、LED以及替代能源。集團持續投資於研究及發展，為集團客戶提供創新及具備成本效益的解決方案和系統，以協助他們提高生產效率、可靠性及產品的質量。 ASMPT自一九八九年起於香港聯交所上市。目前，ASMPT已獲納入為恆生綜合市值指數下之恆生綜閤中型股指數、恆生綜合行業指數下之恆生綜合資訊科技業指數、恆生香港35指數及恆生環球綜合指數的成份股。詳細資訊請查閱ASMPT網頁 www.asmpacific.com 。

Intro

ASM NEXX, Inc. provides our customers with the on substrate results they require using our high technology capital equipment for advanced packaging electrochemical deposition 電化學沉積 and physical vapor deposition物理氣相沉積 (ECD and PVD). Our team of experts will work with your production team to qualify processes in the areas of:

• Wafer Level Packaging
• Bumping (Cu Pillar and SnAg)
• Redistribution layers (Au and Cu RDL)
• Fan Out
• RF Filters SAW and BAW
• Panel Level Plating
• Power Devices
• 2.5D/3D TSV
• EMI Shielding
• TSV

ASM NEXX，Inc.使用咱們的高科技資本設備，爲客戶提供其先進的電化學沉積和物理氣相沉積（ECD和PVD）所需的基板上結果。咱們的專家團隊將與您的生產團隊合做，以驗證如下領域的流程：

• 晶圓級包裝
• 碰撞（銅柱和錫銀）
• 從新分配層（Au和Cu RDL）
• 扇出
• 射頻濾波器SAW和BAW
• 面板級電鍍
• 電力設備
• 2.5D / 3D TSV
• EMI屏蔽
• 硅通孔

ASM NEXX，Inc.開發了高級功能，能夠支持生產線中端的特定高級包裝市場，不管是在工廠仍是在裝配廠。這些獨特的創新解決方案使咱們的客戶羣可以實現當今世界上最精確的電鍍和濺射性能，同時將生產率保持在比其餘供應商高出2倍和3倍的水平，從而創造了無與倫比的價值主張。

ASM NEXX, Inc. has developed advanced features and capabilities to support specific Advanced Packaging Markets in the middle end of the line, whether in the fab or at the assembly house. These unique innovative solutions enable our customer base to achieve some the most accurate plating and sputtering performance in the world today while maintaining productivity rates 2X and 3X higher than alternative suppliers, resulting in a value proposition that is second to none.

Bumping

Bumping is an advanced wafer level process technology where 「bumps」 or 「balls」 made of various metals are formed on the substrate before the wafer or board is cut, or 「diced」 into individual chips. Wafer bumping is an essential part of flip chip or board level semiconductor packaging which has become the standard in interconnect technology in consumer electronics today. These 「bumps」 are the components that connect the die to the substrate and become the package after singulation. These interconnect building blocks can be bumps or copper pillars, composed of metal solders, such as eutectic or lead free SnAg.

凸塊是一種先進的晶圓級處理技術，其中在將晶圓或板切割或「切塊」成單個芯片以前，在基板上造成由各類金屬製成的「凸塊」或「球」。晶圓隆起是倒裝芯片或板級半導體封裝的重要組成部分，倒裝芯片或板級半導體封裝已成爲當今消費電子產品中互連技術的標準。這些「凸塊」是將管芯鏈接到基板並在分割後成爲封裝的組件。這些互連構建塊能夠是由金屬焊料（例如共晶或無鉛SnAg）組成的凸塊或銅柱。

The bumps, or pillars, provide shorter pathways than wire bonds between die and substrate to improve the electrical, mechanical and thermal performance of the flip chip package. For the performance driven market, flip chip interconnects reduce signal propagation delay, provide better bandwidths, and relieve the constraints of power distribution. Bump composition and dimension depends on requirements such as final form factor, cost and the electrical, mechanical and thermal performance. Cu Pillar structures have become the interconnect solution of choice for fine pitch, lead-free, or high current application devices. For the form factor driven market, such as mobile applications, replacing wire bonding by flip chip interconnects reduces the size and weight of the package as well as delivering better performance.

與裸片和襯底之間的引線鍵合相比，凸塊或支柱提供的路徑更短，從而改善了倒裝芯片封裝的電氣，機械和熱性能。對於性能驅動的市場，倒裝芯片互連可減小信號傳播延遲，提供更好的帶寬並減輕配電的限制。凸塊的組成和尺寸取決於最終形狀因數，成本以及電氣，機械和熱性能等要求。銅柱結構已成爲小間距，無鉛或大電流應用設備的互連解決方案。對於諸如移動應用之類的尺寸驅動市場，用倒裝芯片互連代替引線鍵合能夠減少封裝的尺寸和重量，並提供更好的性能。

*來源：先進封裝的系列報告**YoleDéveloppement公司，2018* www.i-micronews.com

Cu Pillar

Bumps

RDL

Via Fill

產品供應

ASM NEXX提供了專門用於凸點工藝的濺射和電鍍晶圓級以及電鍍面板級解決方案。NEXX還提供了其餘功能和選項，以支持當今已知的過程和將來的變化，隨着互連技術的成熟，這些變化和變化不可避免。NEXX服務於新興市場的大批量生產領域。

ASM NEXX offers sputtering and plating wafer level and plating panel level solutions dedicated to the bumping process. NEXX also offers additional features and options to support today’s known processes and future variations that inevitably evolve as the interconnect technologies mature. NEXX serves the high volume production segment of the bumping market.

晶圓濺鍍– Apollo 300

Apollo Under Bump Metallization（UBM）是一種在線物理氣相沉積系統，適用於製造具備多種高級包裝功能（例如一系列銅再分佈層（RDL））的客戶，Apollo UBM可生產最緊湊的厚膜和薄膜在市場上的足跡。

Apollo Under Bump Metallization (UBM) is an in-line physical vapor deposition system for customers who manufacture multiple advanced packaging features, such as a range of copper redistribution layers (RDL), the Apollo UBM produces both thick and thin films in the most compact footprint on the market.

好處

• 適用於厚膜和薄膜的高通量濺射解決方案
• 應力管理可減小晶圓和芯片翹曲
• 處理多種晶圓尺寸

• 更安全地處理多種晶片類型

• High throughput sputtering solution for thick and thin films
• Stress management to reduce wafer and die warpage
• Handles multiple wafer sizes

• Safer handling of an array of wafer types

• 多達5種不一樣的金屬
• 德加斯
• 直流脈衝濺射
• 背氣（BSG）
• 反應濺射
• 射頻偏置
• ICP和CCP蝕刻
• 靜電夾頭
• 橋接工具功能
• 徹底可配置

• 處理300和200毫米晶圓
  200

• Up to 5 different metals
• Degas
• DC Pulsed Sputtering
• Backside Gas (BSG)
• Reactive Sputtering
• RF Bias
• ICP and CCP etch
• Electrostatic chucks
• Bridge tool capability
• Fully configurable

• Processes 300 and 200 mm wafers
  200

晶圓電鍍– Stratus TM P300

對於製造多個高級封裝功能（包括標準銅柱互連和微型凸點）的客戶。P300的高速晶圓處理系統可提供靈活性和可擴展性，以生產大型和小型特徵。

• 市場上生產率最高的電鍍工具
• 用一個工具處理RDL，銅柱和TSV
• 處理多種晶圓尺寸
• 更安全地處理多種晶片類型
• 屏蔽層使更快的鍍覆成爲可能，同時保持良好的晶片內均勻度

特徵

• 多達6種不一樣的化學物質
• 用於高容量或低容量電鍍的各類儲液罐尺寸化學穩定池技術（SnAg和Ni）
• ShearPlate技術
• 多達30個晶圓處理
• 橋接工具功能
• 徹底可配置
• 處理300和200毫米晶圓

相關產品：S300，S200

面板電鍍– Stratus TM P500

事實證實，StratusTM P500可在領先的面板製造商提供高達510 x 515毫米的面板上提供晶圓級電鍍精度。這種面板規模的電鍍工具是半導體行業的變革者，由於它爲玻璃和環氧面板基板帶來了更高質量的晶圓級化學物質。

好處

• 市場上技術含量最高的面板電鍍工具，可提供<10 um RDL L / S和一系列高級封裝功能
• 更安全地處理薄，彎曲和翹曲的面板
• 屏蔽層可加快電鍍速度，同時保持良好的面板內均勻度

特徵

• 多達5種不一樣的化學物質
• 高容量或低容量鍍膜的各類儲液罐尺寸
• ShearPlate技術
• 分段陽極
• 單面或雙面電鍍
• 橋接工具功能
• 徹底可配置
• 處理510 x 515毫米麪板

Fan out

The Fan Out process generally represents the redistribution of the interconnects located inside and outside of the die envelope. The term fan out often includes a variety of assembly methods: embedded wafer level package (WLP), embedded wafer level ball grid array (eWLB), wafer level system in package (WLSiP). The Fan Out process can also embed chip capacitors and inductors and has also been contemplated for 3D die stacking.

扇出過程一般表示位於管芯封套內部和外部的互連的從新分佈。扇出一詞一般包括多種組裝方法：嵌入式晶圓級封裝（WLP），嵌入式晶圓級球柵陣列（eWLB），晶圓級封裝中系統（WLSiP）。扇出工藝還能夠嵌入芯片電容器和電感器，而且也已考慮用於3D芯片堆疊。

The Fan Out technology is often a process of reconstituting a new wafer or panel on all KGD (known good die). KGD are accurately placed and temporarily held on to an interposer with double sided sticky tape or an adhesive. Then, EMC (Embedded Mold Compound) is applied to create a new wafer or panel. Once the new wafer or panel is created then the front-end lithography steppers apply the RDL (Redistribution Layer) connecting and relocating the interconnections. The RDL process demands that increasingly thin PVD seeds be sputtered and finer RDLs be plated with micron accuracy and tight uniformity over the entire wafer or panel substrate. One of the major challenges is finding sputtering and plating machines that can deliver thin, uniform seeds and fine line RDL plating below 10 um L/S uniformly across a variety of large areas.

扇出技術一般是在全部KGD（已知良好管芯）上從新構造新晶圓或面板的過程。將KGD準確放置並用雙面膠帶或粘合劑暫時固定在插入器上。而後，應用EMC（嵌入式模塑料）來建立新的晶圓或面板。一旦建立了新的晶圓或面板，前端光刻步進器就會應用RDL（從新分佈層）來鏈接並從新定位互連。RDL工藝要求濺射出愈來愈薄的PVD種子，並以微米精度和緊密均勻性在整個晶圓或面板基板上電鍍更細的RDL。主要的挑戰之一是找到一種濺射和電鍍機，該設備能夠在各類大面積上均勻地提供厚度小於10 um L / S的薄而均勻的種子和細線RDL電鍍。

來源：先進封裝的系列報告YoleDéveloppement公司，2018 www.i-micronews.com

銅柱 Cu Pillar

顛簸 Bumps

RDL

宏銅柱 Macro Cu Pillar

產品供應

ASM NEXX提供專門用於FanOut工藝的濺射和電鍍晶圓級以及電鍍面板級解決方案。NEXX還提供了其餘功能和選項，以支持當今已知的過程和未來的變化，隨着扇出過程的成熟，這些變化不可避免地會演變。NEXX服務於FanOut市場的大批量生產領域。

RF filter

As mobile handsets reach a greater portion of the earth’s population, the need for radio spectrums to communicate these devices to one another has skyrocketed. Five bands at the turn of the century has increased to more than 30 as we approach the 5G communication standard slated for 2020. Radio frequency (RF) front end modules and filters are key components to enabling 5G networks as 5G communication protocols are defined and implemented. RF and microwave filters represent a class of electronic filter, designed to operate on signals in the megahertz to gigahertz frequency ranges (medium frequency to extremely high frequency).

隨着移動電話覆蓋地球人口的更大比例，對無線電頻譜將這些設備相互通訊的需求激增。隨着咱們接近2020年制定的5G通訊標準，世紀之交的五個頻段已增長到30多個。隨着定義和實施5G通訊協議，射頻（RF）前端模塊和濾波器是啓用5G網絡的關鍵組件。 。射頻和微波濾波器表明一類電子濾波器，旨在對兆赫茲至千兆赫茲頻率範圍（中頻至極高頻）的信號進行操做。

Acoustic wave technology, such as the popular Surface Acoustic Wave filter (SAW) and the higher technology Bulk Acoustic Wave (BAW) filter for more challenging interference environments, deliver interdigital transducers (IDTs) that provide some of the highest performance, smallest and lowest-cost filters in analog RF communication. Different filters trap acoustic energy in different ways. Manufacturers are increasingly coupling filters with amplifiers or an array of other devices to achieve even smaller form factors and higher functionality in the end package. The challenge for filter manufacturers is to safely plate and sputter metals on a variety of very fragile, small wafer sizes.

聲波技術，例如流行的表面聲波濾波器（SAW）和技術更先進的體聲波（BAW）濾波器，可用於更具挑戰性的干擾環境，它們提供叉指換能器（IDT），這些叉指換能器可提供某些性能最高，體積最小和成本最低的傳感器，模擬RF通訊中的成本過濾器。不一樣的濾波器以不一樣的方式捕獲聲能。製造商愈來愈多地將濾波器與放大器或其餘設備陣列耦合在一塊兒，以在最終封裝中實現更小的外形尺寸和更高的功能。過濾器製造商面臨的挑戰是如何在各類很是脆弱的小晶圓尺寸上安全地電鍍和濺射金屬。

Download

Product Brochure (PDF)

Product Brochure Chinese (PDF)

ISO-9001 Certificate (PDF)

ISO-14001 Certificate (PDF)

Product Offering

ASM NEXX offers sputtering and plating wafer level and plating panel level solutions dedicated to the RF Filters processes. NEXX also offers additional features and options to support today’s known process and future variations that inevitably evolve as the RF Filters process matures. NEXX serves the high volume production segment of the RF Filters market.

ASM NEXX提供專用於RF濾波器工藝的濺射和電鍍晶圓級以及電鍍面板級解決方案。NEXX還提供了其餘功能和選項，以支持當今已知的過程和將來的變化，隨着RF濾波器過程的成熟，這些變化不可避免地會演變。NEXX服務於RF濾波器市場的大批量生產領域。

Amicra

新加坡與香港，2018年4月3 日 – ASM Pacific Technology Ltd（「ASMPT」）宣佈已完成收購AMICRA Microtechnologies GmbH（「Amicra」）100％的股份。 Amicra爲光電子和先進封裝市場的高精密固晶機主要供應商。這項於2018年4月4日完成的交易將增強公司業務，不只可以爲快速發展的矽光電子組裝設備市場提供服務，還可以服務更高精度的覆晶和固晶市場。

總部位於新加坡，並在香港聯交所上市的ASMPT是全球最大的後工序半導體設備供應商和SMT解決方案提供商。 ASMPT將把Amicra從新命名爲ASM AMICRA Microtechnologies GmbH，並將Amicra合併到ASMPT的後工序設備業務分部。

ASMPT集團行政總裁李偉光表示：「咱們對這一戰略投資感到很是興奮。 Amicra的亞微米高精度貼片機補充了集團現有的產品組合。 Amicra在光電子市場中佔有領先地位，而集團認爲該市場具備高增加潛力。我相信此次合併將進一步增強咱們將來的發展機遇，併爲咱們的客戶提供更高的附加價值。」

「隨着咱們對高精度固晶市場的滲透日益增長，特別是在矽光電子製造業，與強大的戰略合做夥伴進行合併能夠更好地支持咱們不斷增加的國際客戶基礎。憑藉其規模、已創建的國際供應鏈、銷售渠道和客戶支援能力，與ASMPT的合併將使咱們可以進一步發展業務。我爲Amicra和咱們的客戶感到高興，亦很高興有機會與ASMPT合做。」Amicra董事總經理Rudolf Kaiser說。

狂砸81億港元，TCL爲何要打ASM太平洋的主意？

手機報在線 · 手機報在線·2018-10-09 09:47

3.2k

有外媒報道，知情人士稱，TCL集團正與顧問探索收購ASMI所持有的ASMPT，即ASM太平洋25％股權的可能性。據外媒測算，按9月28日的收盤價計算，這部分股權價值約81億港元。9月28日收盤時ASM太平洋股價上漲0．13％至79．7港元，總市值約322．33億港元。

ASM Pacific Technology Ltd．（簡稱ASMPT）是全球最大的半導體和發光二極管行業的集成和封裝設備供應商。成立於1975年，爲跨國芯片製造商，獨立 集成電路 （IC）裝配工廠和 消費電子 產品製造商提供半導管裝配設備及材料（蝕刻式和衡壓式引線框架）。ASMPT於1989年在香港上市，目前其52．59％的股份由ASM International N．V．（簡稱ASMI）所持有，而ASM International N．V．是納斯達克榜上有名的晶圓工藝處理設備提供商。

ASMPT的總部設在中國香港特別行政區，可是卻同時在中國深圳，新加坡和馬來西亞擁有生產和研發基地。全球並沒有其餘設備供應商擁有相似的全面產品組合及對裝嵌及SMT程序的普遍知識及經驗。

從ASMPT主要的業務在 電子元器件 的後段模組封裝設備領域，包括LED光源、LCD＼OLED顯示屏SMT及鏈接、芯片支架封裝及SMT等，另外，ASMPT除了提供攝像頭模組的芯片支架封裝及SMT設備與材料外，仍是業內主要的「AA」製程設備供應商。

手機報在線與ASMPT有着長期的合做關係，在近兩年手機報在線爲行業推廣先進的攝像頭生產製程、全面屏顯示技術先進製程的各類主題活動中，ASMPT都爲行業帶來了最前沿的技術動態與先進工藝製程分享，爲推進中國內地的3D／雙攝攝像頭技術進步與產能提高，全面屏COF＼COG先進製程的普及與產能提高，作出了重要的貢獻。

從ASMPT2018年的半年報中咱們能夠看到，受益於後工序設備分部、物料分部、SMT解決方案三大業務較去年同期分別增加14．4％、12．1％、24．6％，上半年的收入爲96．16億港元，較2017年同期增加17．48％；毛利爲39．12億港元，同比增加17．97％。但因爲所得稅開支同比增加115．27％，致使持有人應占溢利下滑6％至13．97億港元。其中後工序設備分部的增加，主要依靠CIS市場對ASM主動式鏡頭對位」AA」設備的強勁需求。SMT解決方案分部收入的提高，則依賴汽車及 工業電子 市場，並得益於國內手機供應鏈市場佔有率的擴大。

另外，還在四月份與東電電子（TOKYO ELECTRON LTD）達成了收購其美國子公司TEL NEXX的協議，下半年得到主管部門批准後，ASMPT將在 芯片封裝 技術上獲得ECD和PVD兩項RDL關鍵技術，以應對10納米如下製程封裝市場須要。

不過因爲全球的半導體投資速度趁緩，中國內地手機市場低迷，行業產能過剩情況也愈來愈嚴重，外界投資者對ASMPT的前景預期並不樂觀，其股價目前也處於相對的低位。相比去年末高點時的127．58港元，ASMPT股價已經下跌了37．5％，或許這也是TCL想在低位的時候出手的緣由之一。

目前TCL集團的傳統業務的盈利能力已經不敵其華星光電的面板業務，而在最新的全面屏顯示技術上，ASMPT是業內除了三星與JDI兩家的合做供應商外，少有能提供COF與COP後段模組封裝技術的廠商。今年蘋果發佈的新機，其OLED顯示屏模組就是採用COP封裝，LCD顯示屏模組則採用了COF封裝。

另外，TCL集團雖說不會主動投資芯片生產製造企業，但卻設立了半導體投資機構，但願能從資本投資的方向來讓集團獲取收益。這樣一來，對於TCL集團但願取得相似ASMPT這種行業比較稀缺的上市公司股份或控制權，就一點都不意外了。

ref:

• https://semiengineering.com/whats-what-in-advanced-packaging/
• https://www.asmnexx.com/applications/bumping/