SDRAM的引腳封裝標準

SDRAM從發展到如今已經經歷了五代，分別是：第一代SDR SDRAM，第二代DDR SDRAM，第三代DDR2 SDRAM，第四代DDR3 SDRAM，第五代DDR4 SDRAM。第一代SDRAM採用單端（Single-Ended）時鐘信號,第二代、第三代與第四代因爲工做頻率比較快，因此採用可下降干擾的差分時鐘信號做爲同步時鐘。SDR SDRAM的時鐘頻率就是數據存儲的頻率，數據讀寫速率也爲100或133MHz。
 
內存芯片想要工做的話，必需要與內存控制器有所聯繫，同時對於一個電氣元件，電源供應也是必不可少的，並且數據的傳輸要有一個時鐘做爲觸發參考。所以SDRAM在封裝時就要留出相應的引腳以供使用。電源與時鐘的引腳就沒必要多說了，能夠想象一下應該有那些控制引腳呢？

 
從內存尋址的步驟縷下來就基本明白了，從中就能瞭解內存工做的大致狀況。這裏須要說明的是SDRAM有着本身的業界設計規範，在一個容量標準下，SDRAM的引腳/信號標準不能只考慮一種位寬的設計，而是要顧及多種位寬，而後儘可能給出一個通用的標準，小位寬的芯片也行會空出一些引腳，但高位寬的芯片可能就所有用上了。不過容量不一樣時，設計標準也會有所不一樣，通常的容量越小的芯片所須要的引腳也就也少。
 
(1)首先咱們知道內存控制器要先肯定一個芯片，而後纔對芯片進行尋址操做。所以要有一個片選信號，它用來選擇芯片。被選擇的芯片將接收或讀取數據，因此要有一個片選信號。
 
(2)接下來對被選中的芯片進行同一的L-Bank的尋址，目前SDRAM中L-Bank的數量最高爲4個，因此要兩個L-Bank地址信號。
 
(3)最後就是對選中的芯片進行同一的行/列尋址。地址線數量要根據芯片的組織結構分別設計了。但在相同容量下，行數是不變，只有列數會根據位寬而變化，位寬越大而列數越少，由於所需的存儲單元已經減小了。
 
(4)找到存儲單元后，被選中的芯片就要進行統一的數據傳輸，那麼確定要有與位寬相同數量的數據I/O通道才行，因此確定要有相應數量的數據線引腳。