ADS52J90開發筆記(11)—JESD204B協議介紹1

時間 2021-01-19

標籤核探測器與核電子學通信數據處理 FPGA ADC JESD204B 多通道高速數據採集欄目大數據简体版

原文原文鏈接

一，數據信號電平 ADC與FPGA之間的JESD204B數據傳輸採用的是CML電平標準，且爲交流耦合，不需要外部匹配，使用起來很方便。FPGA接收端的MGT都會有內部匹配電路，無需用戶自己設置外部上下拉電阻，如圖1所示爲ADC與FPGA之間的JESD204B數據通路。圖1：JESD204B數據傳輸交流耦合 CML電平標準的詳細內容百度一大堆，這裏就不詳細介紹了，其電平的示意圖

>>阅读原文<<