FPGA-LCD基礎驅動

      LCD的接口時序波形如圖所示。VSYNC是場同步信號，低電平有效，從時序圖能夠看出，VSYNC是每一場（即也能夠理解爲每送一幅完整圖像）的同步信號；與此相似，HSYNC是行同步信號，也是在每一行數據傳輸的開始產生幾個時鐘週期的低脈衝。這兩個信號用於同步當前的數據信號，根據固定的脈衝約定，咱們在某些時鐘上升沿前將圖像數據送到數據總線上供LCD內部鎖存。code LCD驅動時序波形blog

>>阅读原文<<