ti8168平臺的tiler memory

DM8168 DMM/TILER簡介

1．概述

如圖4-1，DMM定位在SDRAM控制器的前端，是全部initiator產生的內存存取的接口。

         動態內存管理器DMM，是一個專門的管理模塊，廣義上說，包括內存存取的方方面面。好比：

•  initiator索引化的優先級產生。
•  多區域SDRAM內存交織配置
• 塊目標傳輸優化：tiling和子tiling
• 集中的低延遲頁翻譯：相似MMU

內存的動態管理表現爲軟件可配置，天性爲運行時，由DMM操做的內存管理有4個方面：

• 添加基於Initiator的優先級到任何輸入的請求中
• 執行tiled請求的tiling轉換
• 提供優化的低延遲基於頁的翻譯以便管理內存碎片：MMU
• 在兩個內存控制器間按照交織配置分配交通。

TILER是DMM內的一個子模塊，目的是高效操做2D數據，好比HDVICP2經過使用tiled格式進行視頻/圖像存取。

• 優化管理內存碎片，經過頁爲粒度的翻譯實現0 copy物理幀緩衝交換。
• 產生高速0浪費的變換：90/180/270度旋轉，帶水平或垂直鏡像。

2．特徵

• 延遲特別低的互聯端口：ELLA，用於Cortex A8存取
• 在兩個EMIF bank之間的DDR數據能夠是交織的，使用可編程的多區域DRAM內存映射，這增長了2倍內存經過率，支持多達4個獨立的內存區域（Section）
• 基於優先級請求擴展的可編程Initiator，多達16個initiator組。
• 支持tiled數據的地址翻譯，在4KB頁粒度中使用PAT，這有助於管理內存碎片。
• 2個內部地址查找表（LUT），每一個有256x128個入口，4個可重填引擎用於編程LUTs，帶自動同步重加載。
• 支持4個獨立的PAT視窗。

3．功能模塊圖

圖4-2顯示了DMM宏結構。DMM組成是6個模塊：

• PEG：優先級擴展產生器，用來產生SDRAM控制器要求的優先級。注意這些優先級並不在DMM中使用。
• ELLA：極低延遲存取，它有本身的互聯從端口，用來提供對內存的極低延遲存取。
• LISA：局部互聯和同步代理，用來同步全部的DMM子系統和提供對配置寄存器的存取。
• PAT：物理地址翻譯，用來管理內存碎片。
• ROBIN：重定序緩衝和Intiator節點，共有2個，它們有本身的互聯Master端口，用來向SDRAM控制器發出請求，容許tiled數據、tiled響應和分裂的響應重構，ROBIN模塊僅能管理重定序緩衝和執行數據因爲定向而須要的數據重定序。
• TILER：2個，它有本身的互聯從端口，用於在輸入虛擬地址模式和輸出物理tiled地址之間進行轉換請求。注意，tiling請求轉換，寫數據和響應徹底由TILER模塊執行，

4．一些關鍵詞和縮寫詞彙

bpp：Bits per pixel 每一個像素使用的位數

DMM：Dynamic Memory Manager 動態內存管理

ELLA：Extra Low Latency Access 極底延遲的存取

GB，GiB：Both imply Giga Byte 都是千兆字節的意思

Initiator：器件裏的一個節點，能夠是CPI、外設、或DMA等，它多是內部總線管理者(MASTER)。每一個Initiator由一個ConnID（connection ID鏈接ID）來標識，ConnID最大限制是16，某些Initiator被分組在一塊兒，使用一個ConnID號。

Interlaced：Qualifier for access skipping one line every line 能夠跳行交織存取

IVA：Image Video Accelerator, Also called HDVICP2, IVA_HD 視頻圖像加速器，又稱HDVICP2，IVA_HD

LISA：Local Interconnect and Synchronisation Agent 本地互聯和同步代理

KB，KiB：Both imply Kilo Byte 都是千字節的意思

LUT：Look Up Table 查找表

MMU：Memory Management Unit 內存管理單元

MPU：Main Processing Unit. For the Device, it is Cortex A8 主處理器，這裏指Cortex A8

PAT：Physical Address Translator 物理地址翻譯

PEG：Priority Extension Generator 優先級擴展發生器

Progressive：與Interlaced相反，必須一行行連續存取。

ROBIN：Re-Ordering Buffer and Initiator Node 從新定序緩衝和發起者節點

Tiled access：對tiled區域的1D或者2D存取。在這兒，圖像以2D方式讀出和寫入。改善了2D存取的效率，例如對圖像的宏塊存取，TILER 簡化爲一個簡單的1D線性讀寫請求，DMM負責在連續內存中完成請求中指定的地址讀寫。

2D access：HDVICP2和HDVPSS能對2D圖像緩存產生一個特殊的存取，帶有讀/寫請求，高度和寬度信息。DMM-TILER基於高度寬度和地址來譯碼存取類型，負責讀/寫數據到物理內存，基於粒度爲子tile的座標。

 

http://blog.csdn.net/shanghaiqianlun/article/details/762048

 

HDVPSS 使用TI開發的算法，靈活的複合和融合引擎，各類高質量外部視頻接口，實現視頻/圖像顯示和採集處理功能。

 

 

2.1.3 縮略語

 

名稱	定義
COMP	Compositor	複合器
DEI	De-Interlacer	去隔行
DEIH	High quality De-Interlacer	高質量去隔行
DVO	Digital Video Output	數字視頻輸出
GRPX	Graphics Pipeline	圖形流水
HD	High Definition	高清
HDCOMP	High Definition Component	高清份量
HDMI	High Definition Multimedia Interface	HDMI接口
HDVPSS	High Definition Video Processing Subsystem	高清視頻處理子系統
NF	Noise Filter	噪聲濾波
NTSC	National Television System Committee	NTSC
PAL	Phase Alternating Line	PAL
SC	Scaler	縮放
SD	Standard Definition	標清
SDK	Software Development Kit	軟件開發包
TILER	Tiling and Isometric Light weight Engine for Rotation	平鋪和等容積輕量級旋轉引擎
VENC	Video Encoder	視頻信號調製編碼器
VIP	Video Input Port	視頻輸入口
VPDMA	Video Port Direct Memory Access	視頻口DMA

2.1.4 數據格式

表2列出了HDVPSS的數據格式。注意對於T422 YUV422I_YUYV數據格式最大輸入數據寬度是960個像素。

 

名稱	數據格式	對齊方式	TILER功能
422I	YUV422I_YUYV	單一緩存：Y U Y V Y U Y V	不支持
420T	YUV420SP_UV	Y緩存：Y Y Y Y UV緩存：U V U V	Y：8-bit UV：16-bit
422T	YUV422SP_UV	Y緩存：Y Y Y Y UV緩存：U V U V	Y：8-bit UV：16-bit
422T	YUV422I_YUYV	單一緩存：Y U Y V Y U Y V	不支持

 

 

 

 

 

0