I2S (Inter—IC Sound) 總線

I2S 

I2S(Inter—IC Sound)總線, 又稱 集成電路內置音頻總線，是飛利浦公司爲數字音頻設備之間的音頻數據傳輸而制定的一種總線標準，該總線專責於音頻設備之間的數據傳輸，普遍應用於各類多媒體系統。它採用了沿獨立的導線傳輸時鐘與數據信號的設計，經過將數據和時鐘信號分離，避免了因時差誘發的失真，爲用戶節省了購買抵抗音頻抖動的專業設備的費用。

中文名    I2S

外文名    Inter—IC Sound
別    名    集成電路內置音頻總線
發明公司  飛利浦公司

 

目錄

1. 1 簡介
2. 2 I2S總線概述
3. 3 I2S總線規範

1. ▪ I2S有3個主要信號
2. ▪ 串行數據（SD）
3. ▪ 字段（聲道）選擇（WS）
4. ▪ 時序要求

1. 4 I2S總線結構配置

 

簡介

I2S（Inter-IC Sound）是飛利浦公司針對數字音頻設備（如CD播放器、數碼音效處理器、數字電視音響系統）之間的音頻數據傳輸而制定的一種總線標準。它採用了沿獨立的導線傳輸時鐘與數據信號的設計，經過將數據和時鐘信號分離，避免了因時差誘發的失真，爲用戶節省了購買抵抗音頻抖動的專業設備的費用。標準的I2S總線電纜是由3根串行導線組成的：1根是時分多路複用（簡稱TDM）數據線；1根是字選擇線；1根是時鐘線。[1] 

 

I2S總線概述

音響數據的採集、處理和傳輸是多媒體技術的重要組成部分。衆多的數字音頻系統已經進入消費市場，例如數字音頻錄音帶、數字聲音處理器。對於設備和生產廠家來講，標準化的信息傳輸結構能夠提升系統的適應性。I2S(Inter—IC Sound)總線是飛利浦公司爲數字音頻設備之間的音頻數據傳輸而制定的一種總線標準，該總線專責於音頻設備之間的數據傳輸，普遍應用於各類多媒體系統。它採用了沿獨立的導線傳輸時鐘與數據信號的設計，經過將數據和時鐘信號分離，避免了因時差誘發的失真，爲用戶節省了購買抵抗音頻抖動的專業設備的費用。

 

I2S總線規範

在飛利浦公司的I2S標準中，既規定了硬件接口規範，也規定了數字音頻數據的格式。

 

I2S有3個主要信號

1.串行時鐘SCLK，也叫位時鐘（BCLK），即對應數字音頻的每一位數據，SCLK都有1個脈衝。SCLK的頻率=2×採樣頻率×採樣位數。

2. 幀時鐘LRCK，(也稱WS)，用於切換左右聲道的數據。LRCK爲「1」表示正在傳輸的是右聲道的數據，爲「0」則表示正在傳輸的是左聲道的數據。LRCK的頻率等於採樣頻率。

3.串行數據SDATA，就是用二進制補碼錶示的音頻數據。

有時爲了使系統間可以更好地同步，還須要另外傳輸一個信號MCLK，稱爲主時鐘，也叫系統時鐘（Sys Clock），是採樣頻率的256倍或384倍。

 

串行數據（SD）

I2S格式的信號不管有多少位有效數據，數據的最高位老是出如今LRCK變化（也就是一幀開始）後的第2個SCLK脈衝處。這就使得接收端與發送端的有效位數能夠不一樣。若是接收端能處理的有效位數少於發送端，能夠放棄數據幀中多餘的低位數據；若是接收端能處理的有效位數多於發送端，能夠自行補足剩餘的位。這種同步機制使得數字音頻設備的互連更加方便，並且不會形成數據錯位。

隨着技術的發展，在統一的 I2S接口下，出現了多種不一樣的數據格式。根據SDATA數據相對於LRCK和SCLK的位置不一樣，分爲左對齊（較少使用）、I2S格式（即飛利浦規定的格式）和右對齊（也叫日本格式、普通格式）。

爲了保證數字音頻信號的正確傳輸，發送端和接收端應該採用相同的數據格式和長度。固然，對I2S格式來講數據長度能夠不一樣。

 

字段（聲道）選擇（WS）

命令選擇線代表了正在被傳輸的聲道。

WS=1，表示正在傳輸的是右聲道的數據。

WS=0，表示正在傳輸的是左聲道的數據。

WS能夠在串行時鐘的上升沿或者降低沿發生改變，而且WS信號不須要必定是對稱的。在從屬裝置端，WS在時鐘信號的上升沿發生改變。WS老是在最高位傳輸前的一個時鐘週期發生改變，這樣可使從屬裝置獲得與被傳輸的串行數據同步的時間，而且使接收端存儲當前的命令以及爲下次的命令清除空間。

電氣規範：

輸出電壓:

VL <0.4V

VH>2.4V

輸入電壓

VIL<0.8V

VIH>2.0V

注：這是使用的TTL電平標準，隨着其餘IC（LSI）的流行，其餘電平也會支持。

 

時序要求

在I2s總線中，任何設備均可以經過提供必需的時鐘信號成爲系統的主導裝置，而從屬裝置經過外部時鐘信號來獲得它的內部時鐘信號，這就意味着必須重視主導裝置和數據以及命令選擇信號之間的傳播延遲，總的延遲主要由兩部分組成：

1.外部時鐘和從屬裝置的內部時鐘之間的延遲

2.內部時鐘和數據信號以及命令選擇信號之間的延遲

對於數據和命令信號的輸入，外部時鐘和內部時鐘的延遲不佔據主導地位，它只是延長了有效的創建時間(set—up time)。延遲的主要部分是發送端的傳輸延遲和設置接收端所需的時間。

T是時鐘週期，Tr是最小容許時鐘週期，T>Tr這樣發送端和接收端才能知足數據傳輸速率的要求。

對於全部的數據速率，發送端和接收端均發出一個具備固定的傳號空號比(mark—space ratio)的時鐘信號，因此t LC和tHC是由T所定義的。 t LC和tHC必須大於0.35T，這樣信號在從屬裝置端就能夠被檢測到。

延遲(tdtr)和最快的傳輸速度(由Ttr定義)是相關的，快的發送端信號在慢的時鐘上升沿可能致使tdtr不能超過tRC而使thtr爲零或者負。只有tRC不大於tRCmax的時候(tRCmax>：0.15T)，發送端才能保證thtr大於等於0。

爲了容許數據在降低沿被記錄，時鐘信號上升沿及T相關的時間延遲應該給予接收端充分的創建時間(set-up time)。

數據創建時間(set-up time)和保持時間(hold time)不能小於指定接收端的創建時間和保持時間。

 

I2S總線結構配置

隨着WS信號的改變，導出一個WSP脈衝信號，進入並行移位寄存器，從而輸出數據被激活。串行數據的默認輸入是0，所以全部位於最低位(LSB)後的數據將被設置爲0。

隨着第一個WS信號的改變，WSP在SCK信號的降低沿重設計數器。在「1 out of n」譯碼器對計數器數值進行譯碼後，第一個串行的數據(MSB)在SCK時鐘信號的上升沿被存放進入B1，隨着計數器的增加，接下來的數據被依次存放進入B2到Bn中。在下一個WS信號改變的時候，數據根據WSP脈衝的變化被存放進入左(聲道)鎖存器或者右(聲道)鎖存器，而且將B2一Bn的數據清除以及計數器重設，若是有冗餘的數據則最低位以後的數據將被忽略。注意：譯碼器和計數器(虛線內的部分)能夠被一個n比特移位寄存器所代替。

IIS總線接口可做爲一個編碼解碼接口與外部8/16位的立體聲音頻解碼電路（CODEC IC）相連，從而實現微唱片和便攜式應用。它支持IIS數據格式和MSB-Justified 數據格式。IIS總線接口爲先進先出隊列FIFO的訪問提供DMA傳輸模式來取代中斷模式，可同時發送和接收數據，也可只發送或接收數據。