計組之數據運算：12、加法器設計

12、加法器設計 思維導圖 ALU 門電路實現奇偶校驗 一位加法器 串行加法器 串行進位的並行加法器 問題： 思維導圖 ALU 門電路實現奇偶校驗 對於異或運算來說： 1的個數爲奇數個，異或的結果爲1 1的個數爲偶數個，一夥的結果爲0 一位加法器 串行加法器 串行進位的並行加法器 問題： 即使是串行進位的並行加法器，也只能等前一個輸出結束後才能輸出下一位的結果，進位任然是串行。

>>阅读原文<<