IC基礎(七)：串行進位加法器設計

一、半加器 對於兩個二進制數字的加法器通過下面的真值表來表示。 A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 其中，A、B是兩個輸入的數值，S是所求得的求和項，C爲進位項。可以得到其邏輯表達式： S = A^B; C = A&B; 上述表達式通常被稱爲半加器，他是加法器的基本單元。可以很容易用verilog語言進行描述，並得到綜合後的門級電路。 module ha

>>阅读原文<<