VIVADO2018與SYNPLIFY聯合使用

VIVADO2018與SYNPLIFY聯合使用 1、synplify生成網表文件.edf ①新建工程，設置所選的FPGA型號。 ②添加源文件，可以源文件，也可以是包括很多源文件的文件列表（.v/.sv）。 ③根據需要添加約束文件.fdc。 ④點擊RUN生成網表文件**.edf。 2、vivado生成.bit文件。 ①創建工程。 方法：打開vivado，創建工程→Next→設置工程存放目錄及工程名→

>>阅读原文<<