FPGA——關於狀態機

狀態機,是我大二在實驗室學習時,學長給咱們安排的任務之一。那個時候,我尚未學過《數電》,一直搞不明白狀態機的意思,作了一週,都沒有結果。 任務是檢測序列,檢測到1011時輸出一個高電平。web 咱們都知道verilog語言依靠不一樣的always語句塊實現了硬件電路的並行執行,可是在工程中,咱們不只要處理並行執行電路,偶爾也會遇到須要串行執行的電路要求。剛開始學習FPGA的話,可能會想到咱們能夠利
相關文章
相關標籤/搜索