Vulkanised 2018 的barrier筆記

GPU是高度並行的， 並行的讀，並行的寫，整個管線階段也是並行執行的， 當對一個三角形着色時，在寫到片元時，無法預測他們的順序，所以圖形管線實際上是一個一系列並行的階段。 tiled gpu在光柵化時，每個tiled相互獨立 一個tile的片元可能比之前進入的要更早着色（亂序） vertex cache miss時，vertex shaders可能重複執行，但是但是。。在到了混合階段，寫入到fra

>>阅读原文<<