[BD 41-238] Port/Pin property FREQ_HZ does not match

Utility Buffer生成的BUFG端口屬性properties不匹配問題 參考： https://coldnew.github.io/49454c4d/ https://forums.xilinx.com/t5/Synthesis/Vivado-2016-3-Utility-Buffer-issue-Limiting-clock-on-100Mhz/td-p/736176前端 原因 在使用

>>阅读原文<<