電路原理圖檢查的十大步驟詳解

最近一直在作嵌入式系統，畫原理圖。最後，爲了保證原理圖準確無誤，檢查原理圖花費我近兩週的時間，在此，把我在檢查原理圖方面的心得體會總結在此，供你們參考，說得不對的地方歡迎你們指出。

每每咱們畫完電路原理圖後，也知道要檢查檢查，但從哪些地方入手檢查呢?檢查原理圖須要注意哪些地方呢?下面聽我根據個人經驗一一道來。

1. 檢查全部的芯片封裝圖引腳是否有誤

固然，我指的是本身畫的芯片封裝。我在項目中曾經把一個芯片的2個引腳畫反了，致使最後製版出來後不得不跳線，這樣就很難看了。

因此，檢查與原理圖前必定要從芯片的封裝入手，堅定把錯誤的封裝扼殺在搖籃中!

2. 使用protel的Tools->ERC電氣規則檢查，根據其生成的文件來排錯

這個指的是protel99的ERC電氣規則檢查，DXP應該也會有相應的菜單能夠完成這樣一個檢查。頗有用，它能夠幫你查找出不少錯誤，根據它生成的錯誤文件，對照着錯誤文件檢查一下你的原理圖，你應該會驚歎：「我這麼仔細地畫圖，居然還會有這麼多錯誤啊?」

3. 檢測全部的網絡節點net是否都鏈接正確(重點)

通常容易出現的錯誤有：

(1) 原本兩個net是應該相鏈接的，卻不當心標得不一致，例如我曾經把主芯片的DDR時鐘腳標的是DDR_CLK，而把DDR芯片對應的時鐘腳標成了DDRCLK，因爲名字不一致，其實這兩個腳是沒有鏈接在一塊兒的。

(2) 有的net只標出了一個，該net的另外一端在什麼地方卻忘記標出。

(3) 同一個net標號有多個地方重複使用，致使它們所有鏈接到了一塊兒。

4. 檢測各個芯片功能引腳是否都鏈接正確，檢測全部的芯片是否有遺漏引腳，不鏈接的劃X

芯片的功能引腳必定不要連錯，例如我使用的音頻處理芯片有LCLK、BCLK、MCLK三個時鐘引腳，與主芯片的三個音頻時鐘引腳必定要一一對應，連反一個就不能工做了。

是否有遺漏引腳其實很容易排查，仔細觀察各個芯片，看是否有沒有遺漏沒有鏈接出去的引腳，查查datasheet，看看該引腳什麼功能，若是系統中不須要，就使用X把該引腳X掉。

5. 檢測全部的外接電容、電感、電阻的取值是否有根據，而不是隨意取值

其實新手在畫原理圖時，時常不清楚某些外圍電阻、電容怎麼取值，這時千萬不要隨意取值，每每這些外圍電路電阻、電容的取值在芯片的datasheet上都有說明的，有的datasheet上也給出了典型參考電路，或者一些電阻電容的計算公式，只要你足夠細心，大部分電阻電容的取值你都是能夠找到依據的。偶爾實在找不到依據的，能夠在網上搜搜其餘人的設計案例或者典型鏈接，參考一下。總之，不要隨意設置這些取值。

6. 檢查全部芯片供電端是否加了電容濾波

電源端的電容濾波的重要性就不用我多說了，其實作過硬件的人都應該知道。通常狀況下，電路電源輸入端會引進一些紋波，爲了防止這些紋波對芯片的邏輯形成太大的影響，每每須要在芯片供電端旁邊加上一些0.1uf之類的電容，起到一些濾波效果，檢查電路原理圖時，你能夠仔細觀察一下是否在必要地芯片電源端加上了這樣的濾波電路呢?

7. 檢測系統全部的接口電路

接口電路通常包括系統的輸入和輸出，須要檢查輸入是否有應有的保護等，輸出是否有足夠的驅動能力等

輸入保護通常有：反衝電流保護、光耦隔離、過壓保護等等。

輸出驅動能力不足的須要加上一些上拉電阻提升驅動能力。

8. 檢查各個芯片是否有上電、復位的前後順序要求，如有要求，則須要設計相應的時延電路

例如我項目中使用的DM6467芯片，對供電電壓的上電有前後順序要求，必須先給1.2V電源端供電，而後給1.8V電源端供電，最後給3.3V電源端供電。所以，咱們將電源芯片產生的三種電壓經過一個時延芯片的處理(其實也可使用一個三極管，利用鉗位電壓)，而後再依次輸送到主芯片中。

9. 檢查各個芯片的地，該接模擬地的接模擬地，該接數字地的是否接的數字地，數字地與模擬地之間是否隔開

通常處理模擬信號的芯片有：傳感器芯片、模擬信號採集芯片、AD轉換芯片、功放芯片、濾波芯片、載波芯片、DA轉換芯片、模擬信號輸出芯片等等，每每只有當系統中存在這些處理模擬信號的芯片或者電路時纔會涉及模擬地和數字地。

通常芯片的接地腳該鏈接模擬地仍是數字地在芯片手冊中都有說明，按照datasheet上鍊接就能夠了。

10. 觀察各個模塊是否有更優的解決方案(可選)

其實，剛剛設計原理圖初稿時，每每沒有想那麼多，當整個系統成型後，你每每會發現其實不少地方是能夠改進能夠優化的。咱們項目中的電源模塊前先後後改版了4次，每過一段時間每每又發現了更好的解決方案，如今的電源方案又簡潔又實用，效果也高不少，我想這就是不斷改進不斷優化的好處吧!