芯片驗證全視之二：驗證的處境

本文轉自：http://www.eetop.cn/blog/html/28/1561828-433735.html 驗證的目標講起來很清晰，就是在一定的時間儘可能多的測試硬件設計，發現設計缺陷並報告出來。同時，驗證本身也是一項棘手的挑戰。這一點可以從語言發展的屬性和EDA工具在驗證支持的快速發展上得到佐證。   我們從VHDL的語言發展線路來看，它的標準IEEE Std 1076-1987逐步經歷

>>阅读原文<<