volatile 底層原理解析

併發和並行 併發：邏輯架構 交替跑，時間片上，會發生上下文切換 並行：物理架構 多cpu volatile 彙編翻譯後會有一個lock指令（總線鎖）,多cpu加載同一個變量，不同的寄存器和高速緩存區會出現緩存不一致現象，怎麼辦，加鎖，不過鎖總線性能較低，所以出現了鎖緩存行，即緩存一致性協議，譬如mesi協議 msi協議。moesi協議 mesi協議：發生修改的時候讓別的cpu的緩存變爲I，即無效，

>>阅读原文<<