FIFO設計驗證經驗談

概述：

FIFO是電路設計中很是重要的一個基本電路。通常的超大規模集成電路中，都會用到FIFO。因此，FIFO是每一個SOC設計和驗證工程師必須掌握的一種核心電路。

FIFO電路又分爲異步FIFO和同步FIFO。

同步FIFO：讀寫時鐘爲同一個時鐘的FIFO，即爲同步FIFO。

異步FIFO：讀寫時鐘的頻率或者相位不同的FIFO，稱爲異步FIFO。

 

FIFO設計的關鍵點：

產生讀，寫地址，產生空，滿標誌。

一個號的FIFO設計的基本要求是：寫滿而不溢出；讀空而又很少讀。

FIFO死機的條件：又空又滿。