多週期CPU實驗

1.數據通路圖 與單週期CPU設計相比，圖上增加IR指令寄存器，目的是使指令代碼保持穩定，pc寫使能控制信號PCWre，是確保pc適時修改，原因都是和多週期工作的CPU有關。ADR、BDR、ALUoutDR、DBDR四個寄存器不需要寫使能信號，其作用是切分數據通路，將大組合邏輯切分爲若干個小組合邏輯，大延遲變爲多個分段小延遲。 2.控制信號作用 3.ALU運算功能表 4.實驗內容 5.設計思路 (

>>阅读原文<<